日前，台积电在美国举办的开放创新平台论坛上，与ARM公司共同发布了业界首款采用CoWoS封装并获得硅晶验证的7纳米芯粒(Chiplet)系统。不同于以往SoC芯片将不同内核整合到同一芯片上的作法，台积电此次发布的芯粒系统由两个7纳米工艺的小芯片组成，每个小芯片又包含了4个Cortex- A72处理器，两颗小芯片间通过CoWoS中介层整合互连。

因为半导体技术不断发展，制造工艺已经达到7nm，依靠缩小线宽的办法已经无法同时满足性能、功耗、面积以及信号传输速度等多方面的要求。在此情况下，越来越多的半导体厂商开始把注意力放在系统集成层面。而芯粒正是在这一背景下发展形成的一种解决方案。其依托快速发展的先进封装技术，可将不同类型、不同工艺的芯片集成在一起，在实现高效能运算的同时，又具备灵活性、更佳良率、及更低成本等优势。

何为芯粒?

近年来，芯粒逐渐成为半导体业界的热词之一。它被认为是一种可以延缓摩尔定律失效、放缓工艺进程时间、支撑半导体产业继续发展的有效方案。

根据半导体专家莫大康介绍，芯粒技术就是像搭积木一样，把一些预先生产好的，能实现特定功能的芯片裸片通过先进的封装技术集成在一起，形成一个系统芯片。而这些基本的裸片就是芯粒。从这个意义上来说，芯粒又是一种新形式的IP复用。将以往集成于SoC中的软IP，固化成为芯粒，再进行灵活的复用、整合与集成。将来，以芯粒模式集成的芯片会是一个“超级”异构系统，为IC产业带来更多的灵活性和新的机会。

日前，中国工程院院士许居衍在发表题为《复归于道：封装改道芯片业》的报告时曾称，后摩尔时代单片同质集成向三维多片异构封装集成技术“改道”是重要趋势，因为三维多片异构封装可以提供更高的带宽、更低的功率、更低的成本和更灵活的形状因子。许居衍院士还表示，芯粒的搭积木模式集工艺选择、架构设计、商业模式三大灵活性于一体，有助力活跃创新，可以推动微系统的发展、推进芯片架构创新、加快系统架构创新、加速DSA/DSL发展、推动可重构计算的发展和软件定义系统发展。

厂商重视

因为芯粒技术在延续摩尔定律中可以发展重要作用，因而受到了半导体厂商的高度重视。台积电在今年6月份举办的2019中国技术论坛(TSMC2019 Technology Symposium)上，便集中展示了CoWoS、InFO、SoIC等多项先进封装技术。先进封装正是芯粒技术得以实现的基础。在7月初于日本京都举办的超大规模集成电路研讨会 (VLSI Symposium)期间，台积电展示了自行设计的芯粒(chiplet)系列“This”。

而在9月底举办的“开放创新平台论坛”上，台积电与ARM公司共同发布了业界首款采用CoWoS封装的7纳米芯粒系统。台积电技术发展副总经理侯永清表示，台积电的CoWoS先进封装技术及LIPINCON互连界面能协助客户将大尺寸的多核心设计分散到较小的小芯片组，以提供更优异良率与经济效益。

英特尔针对摩尔定律的将来发展，提出了“超异构计算”概念。这在一定程度上可以理解为通过先进封装技术实现的模块级系统集成，即通过先进封装技术将多个芯粒装配到一个封装模块当中。在去年年底举办的“架构日”上，英特尔首次推出Foveros 3D封装技术。在7月份召开的SEMICON West大会上，英特尔再次推出一项新的封装技术Co-EMIB，能够让两个或多个Foveros元件互连，并且基本达到单芯片的性能水准。

英特尔中国研究院院长宋继强表示，英特尔在制程、架构、内存、互连、安全、软件等诸多层面均具有领先优势，通过先进封装集成到系统中，使高速的互连技术进行超大规模部署，提供统一的软件开发接口以及安全功能。

国内在系统集成方面也取得了不错的成绩。根据芯思想研究院主笔赵元闯的介绍，长电科技是中国营收规模最大的封装公司，在先进封装技术和规模化量产能力中保持领先，在eWLB、FO、WLCSP、BUMP、ECP、PoP、SiP、PiP等封装技术已有多年的经验与核心专利的保护，对于芯粒技术的发展已奠定了应对基础。

华进半导体成功开发小孔径TSV工艺，进而研发成功转接板成套工艺，并且可基于中道成熟工艺实现量产，实现多颗不同结构或不同功能的芯片系统集成。华天科技开发成功埋入硅基板扇出型3D封装技术，该技术利用TSV作为垂直互联，可以进行异质芯片三维集成，互连密度可以大大高于目前的台积电InFO技术。工艺已经开发完成，与国际客户进行的产品开发进展顺利。通富微电拥有wafer level先进封装技术平台，也拥有wire bond + FC的hybrid封装技术，还成功开发了chip to wafer、Fan-out WLP、Fan-out wafer bumping技术。

挑战仍存

从本质上讲，芯粒技术是一种硅片级别的“复用”。设计一颗系统级芯片，以前的做法是从不同的IP供应商购买一些IP、软核(代码)或者硬核(版图)，再结合自研的模块，集成为一颗芯片，然后在某个芯片工艺节点上完成芯片设计和生产的完整流程。将来，某些IP芯片公司可能就不需要自己做设计和生产了，只需要购买别人己经做好的芯粒，然后再在一个封装模块中集成起来。从这个意义上讲，芯粒也是一种IP，但它是以硅片的形式提供，而不是之前以软件的形式出现。

但是，作为一种创新，芯粒这种发展模式现在仍然存在许多挑战。许居衍院士在报告中强调，芯粒模式成功的关键在于芯粒的标准或者说是接口。目前芯粒的组装或封装尚缺乏统一的标准。目前各大玩家都有自己的方案，虽然各家的名称不同，但归总离不开硅通孔、硅桥和高密度FO技术，不管是裸片堆叠还是大面积拼接，都需要将互连线变得更短，要求互连线做到100%的无缺陷，否则整个芯片将无法工作。

其次，芯粒的质量也十分关键。相对于以往的软IP形式，芯粒则是经过硅验证的裸芯片。如果其中的一颗裸芯片出现问题，整个系统都会受影响。因此要保证芯粒100%无故障。第三，散热问题也十分重要。几个甚至数十个裸芯片被封装在一个有限的空间当中，互连线又非常短，这让散热问题变得更为棘手。

另外，作为一种新兴技术以及一种新的产业模式，它的发展对原有产业链如EDA工具提供商、封测提供商也会带来一定影响。中芯国际联合首席执行官赵海军演讲中称，因为不同的芯粒需要协同设计，从而为封装代工公司提供了机会，将来封装代工公司可以提供更多的公用IP来支撑芯粒模式。

中芯长电CEO崔东则表示，所谓芯粒，仍是属于异质集成封装，或3DIC的大范畴，产品成功与否具体还是要从其实现集成的工艺手段和应用来分析，才能看出高下来。这对传统封测厂应该是有巨大冲击和挑战。

总之，芯粒是摩尔定律演进中出现的一种新的技术与产业模式，它的发展将为相关企业带来新的机遇与挑战。对企业来说，就看如何能抓住这样的发展机会了。